PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-181558

(43) Date of publication of application: 30.06.2000

(51)Int.CI.

G05F 3/26

(21)Application number: 10-360339

(71)Applicant: NEC CORP

NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

18.12.1998


(72)Inventor: IKEGAMI MASAKAZU

FUJIMOTO KAZUKI

(54) BIAS CIRCUIT AND RESET CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To immediately start a bias circuit without inputting a reset signal from the outside when connecting the circuit with a power source. SOLUTION: When the power source is connected to a power supply voltage terminal Tv1, a circuit starting part 1 supplies a current for starting a bias voltage generating part 2 and a constant current supply part 3 by fetching a voltage from the power source. The source of a transistor MN2 in the circuit activating part 1 is connected to one terminal of a resistor R1 together with the source of a transistor MN3 in the bias voltage generating part 2. Therefore, when the bias voltage generating part 2 starts generating a bias voltage and the potential of a node (1) is increased, the transistor MN2 is non-conducted and the activation of circuit is completed. A voltage to be generated at an output terminal To1 after the completion of start becomes a fixed value determined by the ratio (dimension) of channel length and cannel width of the transistors MN3



and MN4 in the bias voltage generating part 2 and the resistance value of the resistor R1.

LEGAL STATUS

[Date of request for examination]

18.12.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3068580

[Date of registration]

19.05.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2000-181558

(P2000-181558A) (43)公開日 平成12年6月30日(2000.6.30)

(51) Int. Cl. 7

G05F 3/26

識別記号

FΙ

G05F - 3/26

テーマコード (参考)

5H420

審査請求 有 請求項の数5 〇L (全10頁)

(21)出願番号

(22)出願日

特願平10-360339

平成10年12月18日(1998.12.18)

: (71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(71)出願人 000232036

日本電気アイシーマイコンシステム株式会

社

神奈川県川崎市中原区小杉町1丁目403番5

3

(72)発明者 池上 雅一

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100104916

弁理士 古溝 聡 (外1名)


最終頁に続く

(54) 【発明の名称】バイアス回路及びリセット回路

(57) 【要約】

【課題】 電源接続時に外部からリセット信号を入力することなく直ちに起動する。

【解決手段】 電源電圧端子Tv1に電源が接続されると、回路起動部1は、電源から電圧を取り込んでパイアス電圧生成部2と定電流供給部3を起動するための電流を供給する。回路起動部1のトランジスタMN2のソースは、パイアス電圧生成部2のトランジスタMN3のソースと共に抵抗R1の一端に接続されている。このため、パイアス電圧生成部2がパイアス電圧を生成し始め、接続点①の電位が上昇するとトランジスタMN2は非導通となり回路の起動が完了する。起動が完了した後の出力端子To1に生じる電圧は、パイアス電圧生成部2のトランジスタMN3,MN4におけるチャネル長とチャネル幅の比(ディメンジョン)及び抵抗R1の抵抗値で決定される一定値となる。



1

【特許請求の範囲】

【請求項1】一定の電流を供給する電流供給手段と、 前記電流供給手段から電流の供給を受けて一定のバイア ス電圧を生成するバイアス電圧生成手段と、

電源接続時に電源電圧の供給を受けて前記電流供給手段 と前記バイアス電圧生成手段を起動するための電流を供 給し、前記バイアス電圧生成手段がバイアス電圧を出力 するのに従って電流の供給を停止する起動手段とを備え る、ことを特徴とするパイアス回路。

【請求項2】前記パイアス電圧生成手段は、

ソースが抵抗を介して接地されたNチャネル型の第1の MOSトランジスタと、

前記第1のMOSトランジスタとカレントミラー接続さ れたNチャネル型の第2のトランジスタを含み、

前記定電流供給手段は、

ゲートとドレインが前記第1のMOSトランジスタのド レインに接続されたPチャネル型の第3のMOSトラン ジスタと、

前記第3のMOSトランジスタとカレントミラー接続さ れると共に、ドレインが前記第1のMOSトランジスタ 20 及び前記第2のMOSトランジスタのゲートと前記第2 のMOSトランジスタのドレインに接続されたPチャネ ル型の第4のMOSトランジスタを含む、ことを特徴と する請求項1に記載のバイアス回路。

【請求項3】前記起動手段は、

ソースと基板が電源に接続され、ゲートが接地されたP チャネル型の第5のMOSトランジスタと、

ソースが前記第5のMOSトランジスタのドレインに接 続され、基板が電源に接続されたPチャネル型の第6の MOSトランジスタと、

ゲートとドレインが前記第6のMOSトランジスタのゲ ートとドレインに接続され、ソースと基板が接地された Nチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレ イン及び前記第7のMOSトランジスタのゲートとドレ インに接続され、ソースが前記第1のトランジスタのソ ースと共に抵抗を介して接地され、ドレインが前記定電 流供給手段と前記パイアス電圧生成手段との接続部に接 続されたNチャネル型の第8のMOSトランジスタを有 する、ことを特徴とする請求項2に記載のパイアス回 路。

【請求項4】電源から供給される電圧を降下させる電圧 降下手段と、

前記電圧降下手段が降下させた電圧を受けて電流を供給 することによりバイアス回路を起動し、当該バイアス回 路が起動するに従って電流の供給を停止する起動手段と を備える、ことを特徴とするパイアス回路を起動するた めのリセット回路。

【請求項5】前記電圧降下手段は、

ソースと基板が電源に接続され、ゲートが接地されたP 50 されている。

チャネル型の第5のMOSトランジスタと、

ソースが前記第3のMOSトランジスタのドレインに接 続され、基板が電源に接続されたPチャネル型の第6の MOSトランジスタとを含み、

前記起動手段は、

ゲートとドレインが前記第6のMOSトランジスタのゲ ートとドレインに接続され、ソースと基板が接地された Nチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレ 10 イン及び前記第7のMOSトランジスタのゲートとドレ インに接続され、ソースが抵抗を介して接地されたNチ ャネル型の第8のMOSトランジスタを含む、ことを特 徴とする請求項4に記載のリセット回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電源電圧に依存 しない一定電圧を出力するバイアス回路に係り、特に、 外部からリセット信号を与えることなく起動することが できるパイアス回路に関する。

[0002]

30

【従来の技術】従来、電源電圧に依存しない一定電圧を 出力するバイアス回路としては、例えば、図2に模式的 に示すような回路がある。この従来のバイアス回路は、 Nチャネル形のMOS (Metal Oxide Semiconductor; 金属酸化膜半導体)トランジスタMN10からなるリセ ット信号入力部10と、バイアス電圧生成部11と、バ イアス電圧生成部11に一定の電流を供給する定電流供 給部12とを備えている。バイアス電圧生成部11は、 抵抗R10とNチャネル形のMOSトランジスタMN1 1, MN12とを備え、トランジスタMN11とトラン ジスタMN12とは、ゲート同士が接続されており、い わゆるカレントミラーを構成している。また、トランジ スタMN11のソースは抵抗R10を介して共通電位 (接地) 端子Tg2に接続されている。トランジスタM N11の基板と、トランジスタMN12のソースと基板 は共に共通電位端子Tg2に接続されている。一方、定 電流供給部12は、基板とソースが電源電圧端子Tv2 に接続され、ゲート同士が接続された2つのPチャネル 形のMOSトランジスタMP10、MP11を備え、い 40 わゆるカレントミラーを構成している。即ち、トランジ スタMP10のドレインから流出する電流とトランジス タMP11のドレインから流出する電流は、素子の形状 により決定される一定の比を有する関係にある。そし て、トランジスタMP10、MP11のゲートとトラン ジスタMP10のドレインは、トランジスタMN11の ドレインに接続されている。また、トランジスタMP1 1のドレインはトランジスタMN11, MN12のゲー トとトランジスタMN12のドレインに接続されている と共に、バイアス電圧を出力する出力端子To2に接続

【0003】このような構成を有する従来のバイアス回 路において、電源電圧端子Tv2に電源を接続して電圧 が供給されている状態では、出力端子To2に生じる電 圧は、トランジスタMN12のゲート・ソース間電圧に 等しくなる。また、出力端子To2の電圧は、抵抗R1 0に生じる電圧とトランジスタMN11のゲート・ソー ス間電圧との和にも等しい。即ち、このバイアス回路の 出力電圧は、トランジスタMN11、MN12における チャネル長とチャネル幅との比(ディメンジョン)と抵 うなバイアス回路は、動作開始時に電源電圧端子Tv2 に電源を接続するだけでは直ちに起動することができな いため、例えば、リセット信号を入力するリセット信号 入力端子Trを設けて、他の回路で作成したリセット信 号により起動する。

【0004】その他には、例えば、特開平8-1668 29号公報及び特開平10-198448号公報に開示 されている技術がある。

【0005】特開平8-166829号公報に開示され ている技術は、バイアス回路の出力側にフィードバック 20 回路を有し、このフィードバック回路内に電源立ち上が り時の起動が容易な負荷定電流源を設けることにより、 安定な動作を行うようにしている。

【0006】特開平10-198448号公報に開示さ れている技術は、バイアス回路を起動するためのスター トアップ部を設け、動作電源電圧投入により、定電流を 供給するカレントミラー回路を起動するようにしてい る。

[0007]

【発明が解決しようとする課題】上記従来技術における 30 バイアス回路は、電源接続時にリーク電流等の微少な電 流に頼ることなく確実に起動するためには、リセット信 号入力端子Trから、別途このバイアス回路を起動する ためのリセット信号を入力する必要があった。

【0008】また、特開平8-166829号公報及び 特開平10-198448号公報に開示されている技術 は、いずれもバイアス回路が起動を完了した後も、バイ アス回路を起動するための回路が動作したままであるの で、消費電力が大きくなってしまうという問題がある。

【0009】この発明は、上記実状に鑑みてなされたも 40 のであり、外部からリセット信号を入力することなく直 ちに起動することができるパイアス回路を提供すること を目的とする。また、この発明は、電源接続時に効率よ く記動して消費電力を低減するパイアス回路及びそれを 起動するためのリセット回路を提供することを他の目的 とする。

[0010]

【課題を解決するための手段】この発明の第1の観点に 係るバイアス回路は、一定の電流を供給する電流供給手 段と、前記電流供給手段から電流の供給を受けて一定の 50 バイアス電圧を生成するバイアス電圧生成手段と、電源 接続時に電源電圧の供給を受けて前記電流供給手段と前 記バイアス電圧生成手段を起動するための電流を供給 し、前記パイアス電圧生成手段がパイアス電圧を出力す るのに従って電流の供給を停止する起動手段とを備え る、ことを特徴とする。

【0011】このような構成において、電源が接続され ると、起動手段が電源電圧の供給を受けて電流供給手段 とバイアス電圧生成手段を起動するのための電流を供給 抗R10の抵抗値とで決定される一定値となる。このよ 10 することにより、バイアス電圧生成手段を起動すること ができる。これにより、外部からリセット信号を入力す ることなく直ちに起動することができる。また、起動手 段は、バイアス電圧生成手段がバイアス電圧の出力を開 始して動作が安定すると電流の供給を停止する。これに より、消費電力を低減することができる。

> 【0012】前記バイアス電圧生成手段は、ソースが抵 抗を介して接地されたNチャネル型の第1のMOSトラ ンジスタと、前記第1のMOSトランジスタとカレント ミラー接続されたNチャネル型の第2のトランジスタを 含み、前記定電流供給手段は、ゲートとドレインが前記 第1のMOSトランジスタのドレインに接続されたPチ ャネル型の第3のMOSトランジスタと、前記第3のM OSトランジスタとカレントミラー接続されると共に、 ドレインが前記第1のMOSトランジスタ及び前記第2 のMOSトランジスタのゲートと前記第2のMOSトラ ンジスタのドレインに接続されたPチャネル型の第4の MOSトランジスタを含む、ことが望ましい。

> 【0013】前記起動手段は、ソースと基板が電源に接 続され、ゲートが接地されたPチャネル型の第5のMO Sトランジスタと、ソースが前記第5のMOSトランジ スタのドレインに接続され、基板が電源に接続されたP チャネル型の第6のMOSトランジスタと、ゲートとド レインが前記第6のMOSトランジスタのゲートとドレ インに接続され、ソースと基板が接地されたNチャネル 型の第7のMOSトランジスタと、ゲートが前記第6の MOSトランジスタのゲートとドレイン及び前記第7の MOSトランジスタのゲートとドレインに接続され、ソ ースが前記第1のトランジスタのソースと共に抵抗を介 して接地され、ドレインが前記定電流供給手段と前記バ イアス電圧生成手段との接続部に接続されたNチャネル 型の第8のMOSトランジスタを有する、ことが望まし

【0014】また、この発明の第2の観点に係るリセッ ト回路は、電源から供給される電圧を降下させる電圧降 下手段と、前記電圧降下手段が降下させた電圧を受けて 電流を供給することによりバイアス回路を起動し、当該 パイアス回路が起動するに従って電流の供給を停止する 起動手段とを備える、バイアス回路を起動するためのも のである。

【0015】このような構成を有するリセット回路は、

電圧降下手段が電源電圧を降下させて起動手段に浅いバ イアスをかけることにより、バイアス回路に電流を供給 して起動し、バイアス回路の起動により電流の供給を停 止することができる。これにより、バイアス回路を起動 するための回路の構成が簡単となり、消費電力も抑える ことができる。

【0016】また、前記電圧降下手段は、ソースと基板 が電源に接続され、ゲートが接地されたPチャネル型の 第5のMOSトランジスタと、ソースが前記第5のMO Sトランジスタのドレインに接続され、基板が電源に接 10 続されたPチャネル型の第6のMOSトランジスタとを 含み、前記起動手段は、ゲートとドレインが前記第6の MOSトランジスタのゲートとドレインに接続され、ソ ースと基板が接地されたNチャネル型の第7のMOSト ランジスタと、ゲートが前記第4のMOSトランジスタ のゲートとドレイン及び前記第7のMOSトランジスタ のゲートとドレインに接続され、ソースが抵抗を介して 接地されたNチャネル型の第8のMOSトランジスタを 含んでもよい。

[0017]

【発明の実施の形態】以下に、図面を参照して、この発 明の実施の形態に係るバイアス回路について詳細に説明

【0018】図1は、この発明の実施の形態に係るバイ アス回路の一例を示す模式図である。図示するように、 このバイアス回路は、回路起動部1とバイアス電圧生成 部2と定電流供給部3とを有している。

【0019】回路起動部1は、電源投入時にパイアス電 圧生成部2と定電流供給部3を起動させるための部位で あり、トランジスタMP1、MP2、MN1、MN2を 30 備えたリセット回路である。

【0020】トランジスタMP1, MP2は、Pチャネ ル型のMOS (Metal Oxide Semiconductor;金属酸化 膜半導体) トランジスタであり、電源電圧端子Tv1に 接続された電源から供給される電圧を降下するためのも のである。

【0021】トランジスタMN1, MN2は、Nチャネ ル型のMOSトランジスタであり、バイアス電圧生成部 2と定電流供給部3を起動するための電流を供給するた めのものである。

【0022】トランジスタMP1のソースと基板は、ト ランジスタMP2の基板と共に電源電圧端子Tv1に接 続されている。トランジスタMP1のゲートは、トラン ジスタMN1のソースと基板とトランジスタMN2の基 板と共に共通電位端子Tg1に接続されている。トラン ジスタMP1のドレインは、トランジスタMP2のゾー スに接続されている。トランジスタMP2のゲートとド レインは、トランジスタMN1のゲートとドレインとト ランジスタMN2のゲートに共通接続されている。トラ トランジスタMN3のドレインに接続されていると共 に、定電流供給部3のトランジスタMP3のゲートとド レインとトランジスタMP4のゲートに共通接続されて いる。また、トランジスタMN2のソースは、バイアス 電圧生成部2のトランジスタMN3のソースと共に抵抗 R1の一端に接続されている。

【0023】パイアス電圧生成部2は、定電流供給部3 から一定の電流を受けて、一定のバイアス電圧を出力す るためのものであり、抵抗R1と、トランジスタMN 3, MN4とを備えている。

【0024】トランジスタMN3, MN4は、Nチャネ ル型のMOSトランジスタである。

【0025】抵抗R1は、一端がトランジスタMN2の ソースとトランジスタMN3のソースに接続されている と共に、他の一端が共通電位端子Tg1に接続されてい る。トランジスタMN3の基板は、トランジスタMN4 のソースと基板と共に共通電位端子Tg1に接続されて いる。トランジスタMN3のゲートとトランジスタMN 4のゲートは、互いに接続されていると共に、トランジ 20 スタMN4のドレインと定電流供給部3のトランジスタ MP4のドレインと出力端子To1に共通接続されてい

【0026】定電流供給部3は、パイアス電圧生成部2 に一定の電流を供給するためのカレントミラー回路であ り、トランジスタMP3、MP4を備えている。

【0027】トランジスタMP3, MP4は、Pチャネ ル型のMOSトランジスタである。トランジスタMP3 のソースと基板とトランジスタMP4のソースと基板 は、共に電源電圧端子Tv1に接続されている。

【0028】次に、上記構成を有するバイアス回路の動 作を説明する。このバイアス回路は、電源接続時に外部 からリセット信号を入力することなく起動して、一定の バイアス電圧を出力できるようにしたバイアス回路であ

【0029】電源電圧端子Tv1に電源を接続して電圧 が供給された直後は、トランジスタMP3, MP4, M N3, MN4がいずれも遮断状態にある。即ち、パイア ス電圧生成部2は動作を停止しており、出力端子To1 にはバイアス電圧が出力されていない。

【0030】電圧の供給を受けて、まず、トランジスタ 40 MP1とトランジスタMP2が導通する。トランジスタ MP1とトランジスタMP2が導通することにより、ト ランジスタMN1とトランジスタMN2のゲート電圧が 上昇し、トランジスタMN1とトランジスタMN2が導 通する。トランジスタMN2が導通すると、トランジス タMN2にドレイン電流 Idsが流れることによりトラ ンジスタMP3が導通する。トランジスタMP3が導通 すると、トランジスタMP4は、カレントミラーである ことにより、トランジスタMP3のドレイン電流に対し ンジスタMN2のドレインは、パイアス電圧生成部2の 50 て一定の比率を持ったドレイン電流を流す。トランジス

タMP4が導通するのに応じてトランジスタMN3,MN4のゲート電圧が上昇し、トランジスタMN4が導通する。さらに、カレントミラーであることにより、トランジスタMN3も導通してトランジスタMN4のドレイン電流に対して一定の比率を持ったドレイン電流が流れる

【0031】トランジスタMN3が導通すると、トラン 限らず、一定の電流を供給できる任意の回路を採用する ジスタMN3を流れるドレイン電流は全て抵抗R1に流 ことができ、構成も任意に変更可能である。また、バイ 入し、電流量の増大と共にトランジスタMN2, MN3 アス電圧生成部2も、例えば、バイボーラトランジスタ のソースと抵抗R1との接続点①における電位が上昇す 10 のバンドギャップ電圧を利用した回路といった、バイア ス電圧を生成するための任意の回路を採用することがで

【0032】トランジスタMN2のゲートには電源電圧端子Tv1から供給された電圧をトランジスタMP1、MP2のソース・ドレイン間で降下したものが印加され、トランジスタMN2は、浅いバイアスがかけられている。このため、接続点①における電位が上昇することによりトランジスタMN2は非導通となり、トランジスタMN2のドレイン電流Idsは零となる。即ち、回路起動部1は、バイアス電圧生成部2が起動するに従って動作を停止する。これにより、このバイアス電圧生成部202の起動が完了して動作が安定する。

【0033】出力端子To1には、トランジスタMN4のゲート・ソース間電圧と等しい電圧が出力される。また、この出力端子To1に生じる電圧は、抵抗R1に生じる電圧とトランジスタMN3のゲート・ソース間電圧との和にも等しい。即ち、このバイアス回路の出力電圧は、電源から供給される電圧によらず、トランジスタMN3、MN4におけるチャネル長とチャネル幅との比(ディメンジョン)と抵抗R1の抵抗値とで決定される一定値となる。

【0034】以上の説明のように、このバイアス回路によれば、電源電圧が供給されると、回路起動部1が電源電圧によりバイアス電圧生成部2と定電流供給部3を起動するための電流を供給し、バイアス電圧生成部2の起動に従って回路起動部1からの電流の供給を停止することができる。これにより、電源接続時に外部からのリセット信号なしに起動して、回路固有の一定電圧を出力することができる。従って、このバイアス回路を起動するためのリセット信号を作成するための回路を別途用意する必要がなくなり、動作中に電源が切断された場合でも、電源を再び接続すると自発的に直ちに再起動することができる。また、回路起動部1は、バイアス電圧生成

部2が起動するに従って動作を停止するので、消費電力 を低減することができる。

【0035】この発明は、上記実施の形態に限定されず、様々な変形及び応用が可能である。例えば、定電流供給部3は、上記のカレントミラー接続されたPチャネル型のMOSトランジスタMN3, MN4によるものに限らず、一定の電流を供給できる任意の回路を採用することができ、構成も任意に変更可能である。また、バイアス電圧生成部2も、例えば、バイボーラトランジスタのバンドギャップ電圧を利用した回路といった、バイアス電圧を生成するための任意の回路を採用することができる。

[0036]

【発明の効果】以上の説明のように、この発明は、バイアス回路を起動するための信号を外部から入力することなしに電源電圧の供給を受けて起動する。これにより、回路の構成が簡単となり、回路の起動が容易になる。

【0037】また、この発明は、バイアス回路が起動するに従って動作を停止するリセット回路を備えている。 これにより、消費電力を低減することができる。

【図面の簡単な説明】

【図1】この発明の実施の形態にかかるバイアス回路の 構成を模式的に示す図である。


【図2】従来のバイアス回路の構成を模式的に示す図である。

【符号の説明】


30

1	回路起動部
2, 11	バイアス電圧
生成部	
3, 12	定電流供給部
1 0	リセット信号
入力部	
R1, R10	抵抗
$MN1 \sim MN4$, $MN10 \sim MN12$	Nチャネル型
MOSトランジスタ	
MP1~MP4, MP10, MP11	Pチャネル型
MOSトランジスタ	•
Tr	リセット信号
入力端子	
Tv1, Tv2	電源電圧端子
Tg1, Tg2	共通電位端子
To1, To2	出力端子

【図1】



[図2]



【手続補正書】

【提出日】平成11年11月1日(1999.11. 1)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】一定の電流を供給する<u>定</u>電流供給手段と、 前記<u>定</u>電流供給手段から電流の供給を受けて一定のバイ アス電圧を生成するバイアス電圧生成手段と、

電源接続時に電源電圧の供給を受けて前記定電流供給手段と前記バイアス電圧生成手段を起動するための電流を供給し、前記バイアス電圧生成手段がバイアス電圧を出力するのに従って電流の供給を停止する起動手段とを備える、ことを特徴とするバイアス回路。

【請求項2】一定の電流を供給する定電流供給手段と、 前記定電流供給手段から電流の供給を受けて一定のバイ アス電圧を生成するバイアス電圧生成手段と、

電源接続時に電源電圧の供給を受けて前記定電流供給手段と前記バイアス電圧生成手段を起動するための電流を供給し、前記バイアス電圧生成手段がバイアス電圧を出力するのに従って動作を停止する起動手段とを備える、ことを特徴とするバイアス回路。

【請求項<u>3</u>】前記バイアス電圧生成手段は、

ソースが抵抗を介して接地されたNチャネル型の第1の MOSトランジスタと、 前記第1のMOSトランジスタとカレントミラー接続されたNチャネル型の第2のトランジスタを含み、

前記定電流供給手段は、

ゲートとドレインが前記第1のMOSトランジスタのド、 レインに接続されたPチャネル型の第3のMOSトラン ジスタと、

前記第3のMOSトランジスタとカレントミラー接続されると共に、ドレインが前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲートと前記第2のMOSトランジスタのドレインに接続されたPチャネル型の第4のMOSトランジスタを含む、ことを特徴とする請求項1又は2に記載のバイアス回路。

【請求項4】前記起動手段は、

ソースと基板が電源に接続され、ゲートが接地されたP チャネル型の第5のMOSトランジスタと、

ソースが前記第5のMOSトランジスタのドレインに接続され、基板が電源に接続されたPチャネル型の第6のMOSトランジスタと、

ゲートとドレインが前記第6のMOSトランジスタのゲートとドレインに接続され、ソースと基板が接地された Nチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレイン及び前記第7のMOSトランジスタのゲートとドレインに接続され、ソースが前記第1のトランジスタのソースと共に抵抗を介して接地され、ドレインが前記定電流供給手段と前記パイアス電圧生成手段との接続部に接続されたNチャネル型の第8のMOSトランジスタを有

する、ことを特徴とする請求項3に記載のバイアス回路。

【請求項5】前記起動手段は、前記パイアス電圧生成手段が起動して、バイアス電圧が所定値に達すると、電流の供給を停止する、ことを特徴とする請求項1乃至4のいずれか1項に記載のパイアス回路。

【請求項6】前記バイアス電圧生成手段は、カレントミラー回路を備え、

前記起動手段は、前記バイアス電圧生成手段が起動して、前記カレントミラー回路の所定点を流れる電流が所定値に達すると、電流の供給を停止する、ことを特徴とする請求項1乃至5のいずれか1項に記載のバイアス回路。

【請求項<u>7</u>】電源から供給される電圧を降下させる電圧 降下手段と、

前記電圧降下手段が降下させた電圧を受けて電流を供給することによりバイアス回路を起動し、当該バイアス回路が起動するに従って電流の供給を停止する起動手段とを備える、ことを特徴とするバイアス回路を起動するためのリセット回路。

【請求項8】前記電圧降下手段は、

ソースと基板が電源に接続され、ゲートが接地されたP チャネル型の第5のMOSトランジスタと、

ソースが前記第3のMOSトランジスタのドレインに接続され、基板が電源に接続されたPチャネル型の第6のMOSトランジスタとを含み、

前記起動手段は、

ゲートとドレインが前記第6のMOSトランジスタのゲートとドレインに接続され、ソースと基板が接地された Nチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレイン及び前記第7のMOSトランジスタのゲートとドレインに接続され、ソースが抵抗を介して接地されたNチャネル型の第8のMOSトランジスタを含む、ことを特徴とする請求項7に記載のリセット回路。

【請求項9】一定の電流を供給する定電流供給手段と、 前記定電流供給手段から電流の供給を受けてバイアス電 圧を生成するバイアス電圧生成手段と、

電源接続時に電源電圧の供給を受けて前記定電流供給手段と前記バイアス電圧生成手段とを起動するための電流を供給し、前記バイアス電圧生成手段が出力するバイアス電圧が所定値に達すると、電流の供給を停止する起動手段とを備える、ことを特徴とするバイアス回路。

【請求項10】一定電流の供給を受けてバイアス電圧を 生成するバイアス電圧生成手段と、

電源接続時に電源電圧の供給を受けて、前記バイアス電 圧生成手段を起動するための電流を供給し、前記バイア ス電圧生成手段がバイアス電圧を出力するのに従って電 流の供給を停止する起動手段とを備える、ことを特徴と するバイアス回路。 【請求項11】前記起動手段は、前記バイアス電圧生成 手段が出力するバイアス電圧が所定値に達すると、電流 の供給を停止する、ことを特徴とする請求項10に記載 のバイアス回路。

【請求項12】前記バイアス電圧生成手段は、カレント ミラー回路を備え、

前記起動手段は、前記カレントミラー回路の所定点を流れる電流が所定値に達すると、電流の供給を停止する、 ことを特徴とする請求項9,10,又は11に記載のバイアス回路。

【請求項13】前記パイアス電圧生成手段は、

<u>ソースが抵抗を介して接地されたNチャネル型の第1の</u> MOSトランジスタと、

前記第1のMOSトランジスタとカレントミラー接続されたNチャネル型の第2のトランジスタを含み、

前記定電流供給手段は、

ゲートとドレインが前記第1のMOSトランジスタのドレインに接続されたPチャネル型の第3のMOSトランジスタと、

前記第3のMOSトランジスタとカレントミラー接続されると共に、ドレインが前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲートと前記第2のMOSトランジスタのドレインに接続されたPチャネル型の第4のMOSトランジスタを含む、ことを特徴とする請求項9乃至12のいずれか1項に記載のバイアス回路。

【請求項14】前記起動手段は、

ソースと基板が電源に接続され、ゲートが接地されたP チャネル型の第5のMOSトランジスタと、

ソースが前記第5のMOSトランジスタのドレインに接続され、基板が電源に接続されたPチャネル型の第6のMOSトランジスタと、

ゲートとドレインが前記第6のMOSトランジスタのゲートとドレインに接続され、ソースと基板が接地されたNチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレイン及び前記第7のMOSトランジスタのゲートとドレインに接続され、ソースが前記第1のトランジスタのソースと共に抵抗を介して接地され、ドレインが前記定電流供給手段と前記バイアス電圧生成手段との接続部に接続されたNチャネル型の第8のMOSトランジスタを有する、ことを特徴とする請求項13に記載のバイアス回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

[0010]

【課題を解決するための手段】この発明の第1の観点に

係るバイアス回路は、一定の電流を供給する定電流供給 手段と、前記定電流供給手段から電流の供給を受けて一 定のバイアス電圧を生成するバイアス電圧生成手段と、 電源接続時に電源電圧の供給を受けて前記定電流供給手 段と前記バイアス電圧生成手段を起動するための電流を 供給し、前記バイアス電圧生成手段がバイアス電圧を出 力するのに従って電流の供給を停止する起動手段とを備 える、ことを特徴とする。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 2

【補正方法】変更

【補正内容】

【0012】また、この発明の第2の観点に係るバイア ス回路は、一定の電流を供給する定電流供給手段と、前 記定電流供給手段から電流の供給を受けて一定のバイア ス電圧を生成するバイアス電圧生成手段と、電源接続時 に電源電圧の供給を受けて前記定電流供給手段と前記バ イアス電圧生成手段を起動するための電流を供給し、前 記バイアス電圧生成手段がバイアス電圧を出力するのに 従って動作を停止する起動手段とを備える、ことを特徴 とする。前記パイアス電圧生成手段は、ソースが抵抗を 介して接地されたNチャネル型の第1のMOSトランジ スタと、前記第1のMOSトランジスタとカレントミラ 一接続されたNチャネル型の第2のトランジスタを含 み、前記定電流供給手段は、ゲートとドレインが前記第 1のMOSトランジスタのドレインに接続されたPチャ ネル型の第3のMOSトランジスタと、前記第3のMO Sトランジスタとカレントミラー接続されると共に、ド レインが前記第1のMOSトランジスタ及び前記第2の MOSトランジスタのゲートと前記第2のMOSトラン ジスタのドレインに接続されたPチャネル型の第4のM OSトランジスタを含む、ことが望ましい。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 3

【補正方法】変更

【補正内容】

【0013】前記起動手段は、ソースと基板が電源に接続され、ゲートが接地されたPチャネル型の第5のMOSトランジスタと、ソースが前記第5のMOSトランジスタのドレインに接続され、基板が電源に接続されたPチャネル型の第6のMOSトランジスタと、ゲートとドレインが前記第6のMOSトランジスタのゲートとドレインに接続され、ソースと基板が接地されたNチャネル型の第7のMOSトランジスタのゲートとドレイン及び前記第7のMOSトランジスタのゲートとドレインに接続され、ソースが前記第1のトランジスタのソースと共に抵抗を介して接地され、ドレインが前記定電流供給手段と前記バ

イアス電圧生成手段との接続部に接続されたNチャネル型の第8のMOSトランジスタを有する、ことが望ましい。前記起動手段は、前記バイアス電圧生成手段が起動して、バイアス電圧が所定値に達すると、電流の供給を停止することが望ましい。前記バイアス電圧生成手段は、カレントミラー回路を備え、前記起動手段は、前記バイアス電圧生成手段が起動して、前記カレントミラー回路の所定点を流れる電流が所定値に達すると、電流の供給を停止することが望ましい。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 4

【補正方法】変更

【補正内容】

【0014】また、この発明の第3の観点に係るリセット回路は、電源から供給される電圧を降下させる電圧降下手段と、前記電圧降下手段が降下させた電圧を受けて電流を供給することによりバイアス回路を起動し、当該バイアス回路が起動するに従って電流の供給を停止する起動手段とを備える、バイアス回路を起動するためのものである。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 6

【補正方法】変更

【補正内容】

【0016】また、前記電圧降下手段は、ソースと基板 が電源に接続され、ゲートが接地されたPチャネル型の 第5のMOSトランジスタと、ソースが前記第3のMO Sトランジスタのドレインに接続され、基板が電源に接 続されたPチャネル型の第6のMOSトランジスタとを 含み、前記起動手段は、ゲートとドレインが前記第6の MOSトランジスタのゲートとドレインに接続され、ソ ースと基板が接地されたNチャネル型の第7のMOSト ランジスタと、ゲートが前記第6のMOSトランジスタ のゲートとドレイン及び前記第7のMOSトランジスタ のゲートとドレインに接続され、ソースが抵抗を介して 接地されたNチャネル型の第8のMOSトランジスタを 含んでもよい。また、この発明の第4の観点に係るパイ アス回路は、一定の電流を供給する定電流供給手段と、 前記定電流供給手段から電流の供給を受けてバイアス電 圧を生成するバイアス電圧生成手段と、電源接続時に電 源電圧の供給を受けて前記定電流供給手段と前記バイア ス電圧生成手段とを起動するための電流を供給し、前記 バイアス電圧生成手段が出力するバイアス電圧が所定値 に達すると、電流の供給を停止する起動手段とを備え る、ことを特徴とする。また、この発明の第5の観点に 係るバイアス回路は、一定電流の供給を受けてバイアス 電圧を生成するバイアス電圧生成手段と、電源接続時に 電源電圧の供給を受けて、前記パイアス電圧生成手段を

起動するための電流を供給し、前記パイアス電圧生成手 段がバイアス電圧を出力するのに従って電流の供給を停 止する起動手段とを備える、ことを特徴とする。前記起 動手段は、前記パイアス電圧生成手段が出力するバイア ス電圧が所定値に達すると、電流の供給を停止してもよ い。前記パイアス電圧生成手段は、カレントミラー回路 を備え、前記起動手段は、前記カレントミラー回路の所 定点を流れる電流が所定値に達すると、電流の供給を停 止してもよい。前記バイアス電圧生成手段は、ソースが 抵抗を介して接地されたNチャネル型の第1のMOSト ランジスタと、前記第1のMOSトランジスタとカレン トミラー接続されたNチャネル型の第2のトランジスタ を含み、前記定電流供給手段は、ゲートとドレインが前 記第1のMOSトランジスタのドレインに接続されたP チャネル型の第3のMOSトランジスタと、前記第3の MOSトランジスタとカレントミラー接続されると共 に、ドレインが前記第1のMOSトランジスタ及び前記

第2のMOSトランジスタのゲートと前記第2のMOS トランジスタのドレインに接続されたPチャネル型の第 4のMOSトランジスタを含んでもよい。前記起動手段 は、ソースと基板が電源に接続され、ゲートが接地され たPチャネル型の第5のMOSトランジスタと、ソース が前記第5のMOSトランジスタのドレインに接続さ れ、基板が電源に接続されたPチャネル型の第6のMO Sトランジスタと、ゲートとドレインが前記第6のMO Sトランジスタのゲートとドレインに接続され、ソース と基板が接地されたNチャネル型の第7のMOSトラン ジスタと、ゲートが前記第6のMOSトランジスタのゲ ートとドレイン及び前記第7のMOSトランジスタのゲ ートとドレインに接続され、ソースが前記第1のトラン ジスタのソースと共に抵抗を介して接地され、ドレイン が前記定電流供給手段と前記パイアス電圧生成手段との 接続部に接続されたNチャネル型の第8のMOSトラン ジスタを有してもよい。

【手続補正書】

【提出日】平成12年3月13日(2000.3.13)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】一定の電流を供給する定電流供給手段と、 前記定電流供給手段から電流の供給を受けて一定のバイ アス電圧を生成するバイアス電圧生成手段と、

電源接続時に電源電圧の供給を受けて前記定電流供給手段と前記バイアス電圧生成手段を起動するための電流を供給し、前記バイアス電圧生成手段がバイアス電圧を出力するのに従って電流の供給を停止する起動手段とを備え、

前記パイアス電圧生成手段は、

ソースが抵抗を介して接地されたNチャネル型の第1の MOSトランジスタと、

<u>前記第1のMOSトランジスタとカレントミラー接続されたNチャネル型の第2のトランジスタを含み、</u>

前記定電流供給手段は、

ゲートとドレインが前記第1のMOSトランジスタのドレインに接続されたPチャネル型の第3のMOSトランジスタと、

前記第3のMOSトランジスタとカレントミラー接続されると共に、ドレインが前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲートと前記第2のMOSトランジスタのドレインに接続されたPチャネル型の第4のMOSトランジスタを含み、

前記起動手段は、

ソースと基板が電源に接続され、ゲートが接地されたP チャネル型の第5のMOSトランジスタと、

ソースが前記第5のMOSトランジスタのドレインに接続され、基板が電源に接続されたPチャネル型の第6のMOSトランジスタと、

ゲートとドレインが前記第6のMOSトランジスタのゲートとドレインに接続され、ソースと基板が接地されたNチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレイン及び前記第7のMOSトランジスタのゲートとドレインに接続され、ソースが前記第1のトランジスタのソースと共に抵抗を介して接地され、ドレインが前記定電流供給手段と前記バイアス電圧生成手段との接続部に接続されたNチャネル型の第8のMOSトランジスタを有する、ことを特徴とするバイアス回路。

【請求項<u>2</u>】前記起動手段は、前記バイアス電圧生成手段が起動して、バイアス電圧が所定値に達すると、電流の供給を停止する、ことを特徴とする請求項<u>1</u>に記載のバイアス回路。

【請求項<u>3</u>】前記バイアス電圧生成手段は、カレントミラー回路を備え、

前記起動手段は、前記バイアス電圧生成手段が起動して、前記カレントミラー回路の所定点を流れる電流が所定値に達すると、電流の供給を停止する、ことを特徴とする請求項1に記載のバイアス回路。

【請求項<u>4</u>】電源から供給される電圧を降下させる電圧 降下手段と、

前記電圧降下手段が降下させた電圧を受けて電流を供給することによりバイアス回路を起動し、当該バイアス回

路が起動するに従って電流の供給を停止する起動手段と を備え、

前記電圧降下手段は、

ソースと基板が電源に接続され、ゲートが接地されたP チャネル型の第5のMOSトランジスタと、

ソースが前記第3のMOSトランジスタのドレインに接続され、基板が電源に接続されたPチャネル型の第6のMOSトランジスタとを含み、

前記起動手段は、

ゲートとドレインが前記第6のMOSトランジスタのゲートとドレインに接続され、ソースと基板が接地されたNチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレイン及び前記第7のMOSトランジスタのゲートとドレインに接続され、ソースが抵抗を介して接地されたNチャネル型の第8のMOSトランジスタを含む、ことを特徴とするバイアス回路を起動するためのリセット回路。

【請求項<u>5</u>】一定の電流を供給する定電流供給手段と、前記定電流供給手段から電流の供給を受けてバイアス電圧を生成するパイアス電圧生成手段と、

電源接続時に電源電圧の供給を受けて前記定電流供給手段と前記パイアス電圧生成手段を起動するための電流を供給し、前記パイアス電圧生成手段が出力するパイアス電圧が所定値に達すると、電流の供給を停止する起動手段とを備え、

前記バイアス電圧生成手段は、カレントミラー回路を備 え、

前記起動手段は、前記カレントミラー回路の所定点を流れる電流が所定値に達すると、電流の供給を停止し、 前記バイアス電圧生成手段は、 <u>ソースが抵抗を介して接地されたNチャネル型の第1の</u> MOSトランジスタと、

前記第1のMOSトランジスタとカレントミラー接続されたNチャネル型の第2のトランジスタを含み、

前記定電流供給手段は、

ゲートとドレインが前記第1のMOSトランジスタのドレインに接続されたPチャネル型の第3のMOSトランジスタと、

前記第3のMOSトランジスタとカレントミラー接続されると共に、ドレインが前記第1のMOSトランジスタ 及び前記第2のMOSトランジスタのゲートと前記第2 のMOSトランジスタのドレインに接続されたPチャネ ル型の第4のMOSトランジスタを含み、

前記起動手段は、

<u>ソースと基板が電源に接続され、ゲートが接地されたP</u> チャネル型の第5のMOSトランジスタと、

ソースが前記第5のMOSトランジスタのドレインに接続され、基板が電源に接続されたPチャネル型の第6のMOSトランジスタと、

ゲートとドレインが前記第6のMOSトランジスタのゲートとドレインに接続され、ソースと基板が接地されたNチャネル型の第7のMOSトランジスタと、

ゲートが前記第6のMOSトランジスタのゲートとドレイン及び前記第7のMOSトランジスタのゲートとドレインに接続され、ソースが前記第1のトランジスタのソースと共に抵抗を介して接地され、ドレインが前記定電流供給手段と前記バイアス電圧生成手段との接続部に接続されたNチャネル型の第8のMOSトランジスタを有する、ことを特徴とするバイアス回路。

フロントページの続き

(72)発明者 藤本 一樹

神奈川県川崎市中原区小杉町一丁目403番5 3 日本電気アイシーマイコンシステム株 式会社内

Fターム(参考) 5H420 NA17 NB02 NB14 NB25 NB36 NC38